NVIDIAが台積電のCOUPE光学ソリューションを一時的に見捨て！タワーにシリコンフォトニクスへ、Plan Aが撤退した理由が明らかに

NVIDIA（Nvidia）は暫時、台湾積体電気（TSMC）のCOUPE（Compact Universal Photonic Engine）共封装光学ソリューションを見送り、Tower半導体のシリフォトニクス（矽光子）プラットフォームへ転換した。TSMCは窒化チタン（SiN）PDKの開発が遅れ、2次元グレーティングカップラの不具合も起きたため、NVIDIAはPlan Bを起動せざるを得なくなった。
（前情提要：NVIDIAの800V電源革命は延期しない！デルタ電子、ABBパートナーと確認：Q3は予定通り量産）
（背景補足：インテルは半導体の覇者から転落し、TSMCに委託加工を探したが、最後はクアルコムに買収を叫ばれて、いいカードをどうして負けたのか？）

この記事の目次

Toggle

• Plan A 退場：TSMCの共封装光学ルート
• Plan B 上場：Tower半導体の矽光子ルート
• 台湾の半導体サプライチェーンにとっての意味

NVIDIA（Nvidia）は、当面TSMCのCOUPE（Compact Universal Photonic Engine）共封装光学ソリューションを見送り、代わりにTower半導体の矽光子プラットフォームを採用することを決定した。理由は、TSMCの窒化チタン（SiN）技術の推進が遅いことに加え、2次元グレーティングカップラの開発が期待に届かなかったためだ。

Plan A 退場：TSMCの共封装光学ルート

Irrational Analysisのエンジニアリング分析によると、NVIDIAの当初の「Plan A」はTSMCのCOUPEプラットフォーム上での共封装光学（CPO）方式で、50-64G NRZの低速・広帯域と、8波長DWDMアーキテクチャを採用するものだった。

CPO技術はレーザーを交換チップの隣に直接封止し、光信号の伝送距離を大幅に短縮して、消費電力と信号損失を低減する。TSMCのCOUPEプラットフォームは、NVIDIAの次世代ネットワークアーキテクチャの中核として当初は見なされていたが、2つの重要な技術ボトルネックによって進捗が遅れた。

• 窒化チタン（SiN）PDK開発の遅延――TSMCの矽光子プロセス設計キット（PDK）のリリースが遅れ、下流顧客の回路設計のスケジュールに影響する
• 2次元グレーティングカップラの失敗――高密度2Dグレーティングカップラの開発が仕様に達せず、光信号の結合効率に直接影響する

Plan B 上場：Tower半導体の矽光子ルート

NVIDIAはプロジェクトをTower半導体の矽光子（SiPho）プラットフォームに移し、NPO（Near-Photonics Optics）アーキテクチャを採用することにした。

• 200G / 400G PAM4変調――従来の50-64G NRZを置き換える
• 16波長DWDM――Plan Aの8波長の2倍。NPOの帯域効率が低い問題を補うため
• より強力な電気式SerDes――NPOの電気チャネルはより長く、反射も多い（バンプの容量が鍵となる）。そのため、より強力なイコライザ（EQ）とドライバが必要になる

しかし、Towerの方案にも2つの代償がある。

• チャネル密度が低い――同等の帯域幅を得るために、より多くの波長が必要
• 消費電力効率が劣る――グレーティングレーザーの必要パワーと雑音要件が指数関数的に増えるため、SNRの要求が高まり、レーザーの負担が重くなる

台湾の半導体サプライチェーンにとっての意味

この情報は、TSMCが矽光子レースで直面する競争圧力を反映している。COUPEはTSMCの自社開発による汎用フォトニクス・エンジンプラットフォームで、光学部品をトランジスタのように標準化し、互換可能にすることが目的だ。開発の遅延が起きれば、NVIDIAのネットワークアーキテクチャのタイムラインに直接影響が及ぶ。

注目すべき点は、TSMCのCOUPEプラットフォームはNVIDIAだけが使っているのではないということだ。複数のAIチップ設計企業もTSMCの矽光子プロセスを評価している。SiN PDKの遅延は、下流の設計スケジュールを同時に押しずらす意味を持つ。

一方、Tower半導体はInfineon（インフィニオン）の傘下の半導体受託（ファウンドリ）であり、その矽光子技術はドイツで長年培われた光電積体回路（光電集積回路）研究に由来し、特にDatacomとTelecom領域で成熟した量産の実績がある。NVIDIAがTowerへ転じたことは、矽光子レースがTSMC一社による独占ではないことを示している。