A AMD está tentando passar pelo CUDA “no código” ao entregar a ISA aos modelos.

A jogada: publicar o conjunto de instruções da GPU em uma especificação legível por máquina para que um modelo de fronteira gere kernels do ROCm diretamente a partir disso.
> O verdadeiro travamento do CUDA nunca foi o hardware; foi 15+ anos de kernels e bibliotecas altamente otimizados à mão
> A AMD não consegue superar isso escrevendo à mão, então quer que LLMs escrevam a camada do kernel no lugar
> A ISA legível por máquina é a entrada de que esses modelos precisam para fazer isso de forma confiável
Se os kernels gerados realmente atingem paridade de desempenho é a pergunta em aberto. Mas a estratégia é clara: atacar o fosso do software, não o silício.